# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-189098

(43)Date of publication of application: 10.07.2001

(51)Int.Cl.

G11C 29/00 G11C 11/409 G11C 11/401 H01L 27/10

(21)Application number: 2000-000010

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

04.01.2000


(72)Inventor: HAGURA TSUKASA

## (54) SEMICONDUCTOR MEMORY

# (57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor memory in which defect in a dummy bit line region can be detected effectively at a wafer test.

SOLUTION: A potential being higher than that of a normal bit line can be applied to a dummy bit line by providing a pad applying a potential to a normal bit line and a pad applying a potential to a dummy bit line: Thereby, defect in a dummy bit line region can be detected effectively.



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

# (19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-189098 (P2001 - 189098A)

(43)公開日 平成13年7月10日(2001.7.10)

5F083 GA30 LA12 ZA20 ZA28 ZA29 5L106 AA01 DD12 DD36 EE02 FF01

GG01 GG06


(51) Int.Cl.7	識別記号	FΙ	テーマコード(参考)	
G11C 29/00	671	G11C 29/00	671F 5B024	
11/40	09	H01L 27/10	471 5F083	
11/40	01	G 1 1 C 11/34	353F 5L106	
H01L 27/10	471		3 7 1 A	
		審查請求 未請求	請求項の数4 OL (全 8 頁)	
(21)出願番号	特願2000-10(P2000-10)	(71)出願人 00000801 三菱電機		
(22)出顧日	平成12年1月4日(2000.1.4)	東京都千代田区丸の内二丁目2番3号 (72)発明者 羽倉 司 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内		
		(74)代理人 10006474 弁理士		

#### (54) 【発明の名称】 半導体記憶装置

#### (57) 【要約】

【課題】 ダミービット線領域の不良をウェハテスト時 に効果的に検出することができる半導体記憶装置を提供

【解決手段】 ウェハテスト時にノーマルビット線に電 位を印加するパッドとダミービット線に電位を印加する パッドとを設けることにより、ノーマルビット線より高 い電位をダミービット線に印加することができる。これ により効果的にダミービット線領域の不良を検出するこ とができる。



1

# 、【特許請求の範囲】

【請求項1】 行列状に配列された複数のメモリセルを含むメモリアレイと、

前記メモリセルの列に対応して設けられる複数の正規の ビット線対と、

前記複数の正規のビット線対を間に挟むように平行に設けられる第1、第2のダミービット線と、

前記複数の正規のビット線対に電位を与えるための第1 のテスト用パッドと、

前記第1、第2のダミービット線に前記第1のテスト用パッドと独立して電位を与えるための第2のテスト用パッドとを備える、半導体記憶装置。

【請求項2】 前記複数の正規のビット線対のうち、前 記第1のダミービット線に隣接する第1の正規のビット 線対は、

第1の正規のビット線と、

第1の正規の相補ビット線とを含み、

前記第1の正規のビット線および前記第1の正規の相補 ビット線に前記第1のテスト用パッドに与えられた電位 を伝達する第1のイコライズ回路と、

前記第1のダミービット線と対をなして設けられる第1 の相補ダミービット線と、

前記第1のダミービット線および前記第1の相補ダミービット線に前記第2のテスト用パッドに与えられた電位を伝達する第2のイコライズ回路とをさらに備える、請求項1に記載の半導体記憶装置。

【請求項3】 前記第1のイコライズ回路は、

前記第1のビット線と前記第1の相補ビット線との間に 設けられ、ゲートにイコライズ信号を受ける、第1の電 界効果型トランジスタと、

前記第1のビット線と前記第1のテスト用パッドとの間 に設けられ、ゲートに前記イコライズ信号を受ける、第 2の電界効果型トランジスタと、

前記第1の相補ビット線と前記第1のテスト用パッドとの間に設けられ、ゲートに前記イコライズ信号を受ける、第3の電界効果型トランジスタとを含み、

前記第2のイコライズ回路は、

前記第1のダミービット線と前記第1の相補ダミービット線との間に設けられ、ゲートに前記イコライズ信号を 受ける、第4の電界効果型トランジスタと、

前記第1のダミービット線と前記第2のテスト用パッド との間に設けられ、ゲートに前記イコライズ信号を受け る、第5の電界効果型トランジスタと、

前記第1の相補ダミービット線と前記第2のテスト用パッドとの間に設けられ、ゲートに前記イコライズ信号を受ける、第6の電界効果型トランジスタとを含む、請求項2に記載の半導体記憶装置。

【請求項4】 外部電源電位から中間電位を発生する電 位発生回路をさらに備え、

前記第1、第2のテスト用パッドは、バーンインテスト

時には、外部からそれぞれ異なる電位が与えられ、通常 動作時には開放状態とされ、

前記第1のイコライズ回路は、前記通常動作時には前記中間電位を前記第1の正規のビット線および前記第1の 正規の相補ビット線に伝達する、請求項2に記載の半導 体記憶装置。

# 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体記憶装置 に関し、より特定的には、ウェハテスト時の不良検出の 効率化可能な回路を搭載する半導体記憶装置に関する。

[0002]

【従来の技術】一般に、デバイスの故障が発生する期間は3つの期間に大別される。この期間は、時間の経過順に初期故障期間、偶発故障期間、摩耗故障期間である。

【0003】初期故障期間は、デバイス作製時の欠陥が 故障として現われたもので、使用開始後間もなく発生す る初期故障が出現する期間である。この初期故障の割合 は時間とともに急速に減少していく。

20 【0004】その後は、低い故障率がある一定期間長く続く偶発故障期間となる。やがて、デバイスは耐用寿命に近づき、急激に故障率が増大する摩耗故障期間になる。

【0005】デバイスは、偶発故障期間内で使用することが望ましく、この領域が耐用期間となる。したがって、デバイスの信頼性を高めるためには、故障率が低く一定した偶発故障期間が長く続くことが要求される。

【0006】一方、初期故障を予め除去するために、デバイスに一定時間の加速動作エージングを行ない不良品を除去するスクリーニングを行なう必要性がある。このスクリーニングを短期間で効果的に行なうためには、初期故障が短時間で出現するスクリーニング試験を行なうことが望ましい。

【0007】現在、このスクリーニング手法の1つとして一般に高温動作試験(バーンイン試験)を行なっている。バーンイン試験は、実デバイスを用いて誘電体膜を直接評価できる手法であり、アルミ配線のマイグレーションを初め、あらゆる不良要因を高温かつ高電界のストレスを印加することにより顕在化させる試験である。近年、このようなバーンイン試験は、半導体記憶装置がパッケージングされる前の、ウェハ状態で行なわれ、多数のチップが一括して試験されるようになってきている。 【0008】ところで、半導体記憶装置は、多数のメモ

リセルが行列状に配置されるメモリアレイを含んでいるが、このメモリアレイの端部は、金属配線層などのパターンの連続性が崩れるため、メモリアレイの中央部に配置されているビット線よりも端部に配置されているビット線の方が不良が発生しやすい。

【0009】その理由は、たとえばパターンの密度により 50 りエッチングレートが異なるため、パターンが密集して

いるメモリアレイとその他の領域との境界部分は設計す 法よりも太く仕上がってしまう場合がある等のためであ る。このような場合に半導体記憶装置の歩留りを低下さ せないために、メモリアレイの端部には、ノーマルビッ ト線の代わりに読出書込動作には使用されないダミービ ット線が配置されている。

【0010】しかし、ダミービット線は、使用されない とはいえ通常よりも太く仕上がると、隣接するノーマル ビット線とショートしてしまうという不具合が発生す る。ショートの程度が微妙な場合には、先に説明したバ 10 ーンイン試験によって不良を顕在化させ取除く必要があ

【0011】このような不良を検出するために、ウェハ テスト時において、通常使用時よりも高い電圧を外部か ら直接ダミービット線に印加し、高電界のストレスをダ ミービット線とノーマルビット線との間に印加すること により不良を顕在化させて検出するという試験が行なわ れている。

【0012】図6は、従来の半導体装置において、バー ンイン試験時に髙電圧をビット線に印加する説明をする 20 ための図である。

【0013】図6を参照して、メモリアレイに含まれる ノーマルビット線B,ZBに対応してイコライズ回路E Q<n>が設けられ、ノーマルビット線に隣接するダミ ービット線DMB,DMZBに対応してイコライズ回路 EQDが設けられている。イコライズ回路EQ<n> は、ビット線Bとビット線ZBとの間に接続されゲート にイコライズ信号BLEQを受けるNチャネルMOSト ランジスタT1と、ビット線Bとビット線ZBとの間に 直列に接続されともにゲートにイコライズ信号BLEQ 30 を受けるNチャネルMOSトランジスタT2, T3とを 含む。

【0014】NチャネルMOSトランジスタT2,T3 の接続ノードはパッドPDに接続されている。

【0015】イコライズ回路EQDは、ダミービット線 DMBとダミービット線DMZBとの間に接続されゲー トにイコライズ信号BLEQを受けるNチャネルMOS トランジスタT4と、ダミービット線DMBとダミービ ット線DMZBとの間に直列に接続されともにゲートに イコライズ信号BLEQを受けるNチャネルMOSトラ ンジスタT5, T6とを含む。

【0016】NチャネルMOSトランジスタT5, T6 の接続ノードは、パッドPDに接続されている。

【0017】通常の動作においては、パッドPDは開放 状態にされ、半導体装置が備えているVBL発生回路の 出力電位である中間電位VBLが、パッドPDが接続さ れているノードに与えられている。

【0018】そして、イコライズ信号BLEQが活性化 されると、ビット線B, ZBおよびダミービット線DM

コライズ信号BLEQが非活性化された後にメモリセル からノーマルビット線にデータが読出され、ビット線B とビット線乙Bとの間に生じる電位差をセンスアンプで 増幅した後に内部に読出すのである。

【0019】一方、ウェハテスト時に行なわれるバーン イン試験においては、パッドPDに試験用プローブが接 続され、そのプローブを介してパッドに髙電圧が印加さ れる。そして、バーンイン試験時においては、イコライ ズ信号BLEQはH(ハイ)レベルに設定され、Nチャ ネルMOSトランジスタT1~T6はすべて導通状態に され、ビット線B、ZBおよびダミービット線DMB、 DMZBには高電圧が与えられる。

#### [0020]

【発明が解決しようとする課題】しかしながら、従来の 図6に示した回路構成では、ウェハテスト時において、 ノーマルビット線とダミービット線には同一の電位しか 印加できない。

【0021】ダミービット線には、先に説明したよう に、ノーマルビット線よりも不良が発生しやすいため、 ダミービット線に発生する初期不良の検出効率を上げる ために、ダミービット線には、より高電圧を印加し、よ り高いストレスを与えることが望ましい。

【0022】すなわち、ダミービット線は、実際に読出 や曹込に使用されるビット線ではないため、ノーマルビ ット線よりも高い電圧をバーンイン試験時に印加しても かまわない。しかしながら、図6の回路構成では、ノー マルビット線にも髙い電圧が印加されてしまい、ダミー ビット線に印加する電圧を上げるのには限界があった。

【0023】また、ダミービット線とノーマルビット線 との間に生じる故障の検出効率を上げるには、ノーマル ビット線とダミービット線とを異なる電位にする方が望

【0024】この発明の目的は、ダミービット線に生じ る故障を効率よく検出できる半導体記憶装置を提供する ことである。

#### [0025]

【課題を解決するための手段】請求項1に記載の半導体 記憶装置は、行列状に配列された複数のメモリセルを含 むメモリアレイと、メモリセルの列に対応して設けられ る複数の正規のビット線対と、複数の正規のビット線対 を間に挟むように平行に設けられる第1、第2のダミー ビット線と、複数の正規のビット線対に電位を与えるた めの第1のテスト用パッドと、第1、第2のダミービッ ト線に第1のテスト用パッドと独立して電位を与えるた めの第2のテスト用パッドとを備える。

【0026】請求項2に記載の半導体記憶装置は、請求 項1に記載の半導体記憶装置の構成に加えて、複数の正 規のビット線対のうち、第1のダミービット線に隣接す る第1の正規のビット線対は、第1の正規のビット線 B, DMZBは電位がVBLに設定される。そして、イ50と、第1の正規の相補ビット線とを含み、第1の正規の

ビット線および第1の正規の相補ビット線に第1のテス ト用パッドに与えられた電位を伝達する第1のイコライ ズ回路と、第1のダミービット線と対をなして設けられ る第1の相補ダミービット線と、第1のダミービット線 および第1の相補ダミービット線に第2のテスト用パッ ドに与えられた電位を伝達する第2のイコライズ回路と をさらに備える。

【0027】請求項3に記載の半導体記憶装置は、請求 項2に記載の半導体記憶装置の構成に加えて、第1のイ コライズ回路は、第1のビット線と第1の相補ビット線 との間に設けられ、ゲートにイコライズ信号を受ける、 第1の電界効果型トランジスタと、第1のビット線と第 1のテスト用パッドとの間に設けられ、ゲートにイコラ イズ信号を受ける、第2の電界効果型トランジスタと、 第1の相補ビット線と第1のテスト用パッドとの間に設 けられ、ゲートにイコライズ信号を受ける、第3の電界 効果型トランジスタとを含み、第2のイコライズ回路 は、第1のダミービット線と第1の相補ダミービット線 との間に設けられ、ゲートにイコライズ信号を受ける、 第4の電界効果型トランジスタと、第1のダミービット 20 子群13を通じて外部とデータをやり取りする。 線と第2のテスト用パッドとの間に設けられ、ゲートに イコライズ信号を受ける、第5の電界効果型トランジス タと、第1の相補ダミービット線と第2のテスト用パッ ドとの間に設けられ、ゲートにイコライズ信号を受け る、第6の電界効果型トランジスタとを含む。

【0028】請求項4に記載の半導体記憶装置は、請求 項2に記載の半導体記憶装置の構成に加えて、外部電源 電位から中間電位を発生する電位発生回路をさらに備 え、第1、第2のテスト用パッドは、バーンインテスト 時には、外部からそれぞれ異なる電位が与えられ、通常 動作時には開放状態とされ、第1のイコライズ回路は、 通常動作時には中間電位を第1の正規のビット線および 第1の正規の相補ビット線に伝達する。

## [0029]

【発明の実施の形態】以下において、本発明の実施の形 態について図面を参照して詳しく説明する。なお、図中 同一符号は同一または相当部分を示す。

【0030】図1は、本発明の実施の形態である半導体 記憶装置1の概略的な構成を示すブロック図である。

【0031】図1を参照して、半導体記憶装置1は、制 40 御信号Ext. /RAS、Ext. /CAS、Ext. ✓WEをそれぞれ受ける制御信号入力端子2~6と、ア ドレス入力端子群8と、データ信号を入出力する入出力 端子群13と、接地電位Vssが与えられる接地端子1 2と、電源電位Ext. Vccが与えられる電源端子1 0とを備える。

【0032】半導体記憶装置1は、さらに、クロック発 生回路22と、行および列アドレスバッファ24と、行 デコーダ26と、列デコーダ28と、メモリマット31 と、ゲート回路18と、データ入力バッファ20および 50 データ出力バッファ34とを備える。

【0033】メモリマット31は、行列状にメモリセル が配列されるメモリセルアレイ32と、メモリセルアレ イに対してデータの入出力を行なうためのセンスアンプ +入出力制御回路30とを含む。

【0034】クロック発生回路22は、制御信号入力端 子2、4を介して外部から与えられる外部行アドレスス トローブ信号Ext. /RASと外部列アドレスストロ ーブ信号Ext. / CASとに基づいた所定の動作モー ドに相当する制御クロックを発生し、半導体記憶装置全 体の動作を制御する。

【0035】行および列アドレスバッファ24は、外部 から与えられるアドレス信号AO~A12に基づいて生 成したアドレス信号を行デコーダ26および列デコーダ 28に与える。

【0036】行デコーダ26と列デコーダ28とによっ て指定されたメモリセルアレイ32中のメモリセルは、 センスアンプ+入出力制御回路30とデータ入力バッフ ァ20またはデータ出力バッファ34を介して入出力端

【0037】半導体記憶装置1は、外部電源電位Ex t. Vccおよび接地電位Vssを受けて中間電位VB Lを発生するVBL発生回路36をさらに含む。

【0038】図2は、図1におけるメモリマット31の 構成を示す回路図である。メモリマット31は、図1で 示したメモリセルアレイ32と、センスアンプ+入出力 制御回路30とを含む。図2を参照して、中央にメモリ セルアレイ32が配置され、その両脇にセンスアンプ+ 入出力制御回路30が分割されて配置されている。

【0039】メモリセルアレイ32は、行列状に配置さ れる正規のメモリセルMCと、正規のメモリセルMCの 配置される領域の周辺を取り囲むように設けられている ダミーメモリセルDMCとを含む。正規のメモリセルの 第1列目を選択するために、ワード線WL<0>が設け られる。同様に、第n列の正規のメモリセルを選択する ためにワード線WL<n-1>が設けられる。ただし、 nは1~F+1で表わされる16進数である。

【0040】センスアンプ+入出力制御回路30は、セ ンスアンプSA<0>~SA<3>と、イコライズ回路 EQ<0>~EQ<3>と、ゲート回路G<0>~G< 3>とを含む。

【0041】ゲート回路G<0>は、コラム選択線CS L<0>にゲートが接続されローカルIO線対LIOP <0>をセンスアンプSA<0>に接続するための2つ のNチャネルMOSトランジスタを含んでいる。

【0042】ノーマルビット線B、乙Bが正規のメモリ セルMCの列に対応して設けられており、ノーマルビッ ト線B, ZBが設けられている領域の端部には、ダミー メモリセルDMCに対応して設けられているダミービッ ト線DMB, DMZBが配置されている。そして、ダミ

30

ービット線DMB, DMZBに対応してイコライズ回路 ·EQDが設けられている。

【0043】図2において、正規のメモリセルMCの内 部に記されている3つの数字の第1番目は、対応するワ 一ド線の番号を示し、第2番目は、対応するコラム選択 線CSLの番号を示し、第3番目は、対応するセンスア ンプSAの番号を示している。

【0044】また、ビット線は、コンタクトホールC 1、C2を介してメモリセルに接続されている。

【0045】図3は、図2におけるメモリセルMCの構 10 成を概略的に示す回路図である。図3を参照して、メモ リセルMCは、情報を記憶するためのメモリキャパシタ MQと、ワード線WLの信号電位に応答して、メモリキ ャパシタMQのストレージノードSNをビット線B (ま たはZB)へ接続するNチャネルMOSトランジスタで 構成されるアクセストランジスタMTとを含む。メモリ キャパシタMQのセルプレートノードCPには、一定の セルプレート電位VCPが与えられる。

【0046】図4は、図2におけるイコライズ回路EQ <n>およびセンスアンプSA<n>の構成を示す回路 20 図である。

【0047】図4を参照して、イコライズ回路EQ<n >は、イコライズ信号BLEQに応答して導通し、ビッ ト線Bとビット線乙Bとを電気的に接続するNチャネル MOSトランジスタT1と、イコライズ信号BLEQに 応答して導通し、所定の中間電位VBLをビット線Bお よびビット線ZBにそれぞれ伝達するNチャネルMOS トランジスタT2、T3とを含む。

【0048】イコライズ回路EQ<n>は、図2に示す イコライズ回路EQ<0>, EQ<1>, EQ<2>, EQ<3>に対応する。

【0049】センスアンプSA<n>は、ゲートおよび ドレインが交差結合されるPチャネルMOSトランジス タPQ1、PQ2と、ゲートおよびドレインが交差結合 されるNチャネルMOSトランジスタNQ1、NQ2 と、センスアンプ活性化信号/SOPに応答して導通 し、PチャネルMOSトランジスタPQ1およびPQ2 のソースへ電源電位Vccを結合するPチャネルMOS トランジスタPQ3と、センスアンプ活性化信号SON に応答して導通し、NチャネルMOSトランジスタNQ 1およびNQ2のソースへ接地電位GNDを伝達するN チャネルMOSトランジスタNQ3を含む。Pチャネル MOSトランジスタPQ1およびNチャネルMOSトラ ンジスタNQ1のドレインはビット線Bに接続され、P チャネルMOSトランジスタPQ2およびNチャネルM OSトランジスタNQ2のドレインはビット線ZBに接 続される。

【0050】センスアンプ活性化信号SON、/SOP およびイコライズ信号BLEQは、図1のクロック発生 CASに応じて発生される。

【0051】図5は、本発明のイコライズ回路EQ<n >およびEQDに電圧を与える構成を示す回路図であ

【0052】図5を参照して、メモリアレイに含まれる ノーマルビット線B,2Bに対応してイコライズ回路E Q<n>が設けられ、ノーマルビット線に隣接するダミ ービット線DMB, DMZBに対応してイコライズ回路 EQDが設けられている。イコライズ回路EQ<n> は、ビット線Bとビット線ZBとの間に接続されゲート にイコライズ信号BLEQを受けるNチャネルMOSト ランジスタT1と、ビット線Bとビット線ZBとの間に 直列に接続されともにゲートにイコライズ信号BLEQ を受けるNチャネルMOSトランジスタT2,T3とを

【0053】NチャネルMOSトランジスタT2, T3 の接続ノードはパッドPDに接続されている。

【0054】イコライズ回路EQDは、ダミービット線 DMBとダミービット線DMZBとの間に接続されゲー トにイコライズ信号BLEQを受けるNチャネルMOS トランジスタT4と、ダミービット線DMBとダミービ ット線DMZBとの間に直列に接続されともにゲートに イコライズ信号BLEQを受けるNチャネルMOSトラ ンジスタT5,T6とを含む。

【0055】NチャネルMOSトランジスタT5, T6 の接続ノードは、パッドPDBに接続されている。

【0056】通常の動作においては、パッドPDA、P DBは開放状態にされ、半導体装置が備えているVBL 発生回路の出力電位である中間電位VBLが、パッドP DAが接続されているノードに与えられている。

【0057】そして、イコライズ信号BLEQが活性化 されると、ビット線B, ZBは電位がVBLに設定され る。そして、イコライズ信号BLEQが非活性化された 後にメモリセルからノーマルビット線にデータが読出さ れ、ビット線Bとビット線ZBとの間に生じる電位差を センスアンプで増幅した後に内部に読出すのである。ダ ミービット線DMB, DMZBは、通常動作においては 特に電位を与える必要はない。

【0058】もちろん、バーンイン試験時のみに動作す る専用のイコライズ回路を通常動作時にビット線を中間 電位VBLに設定するイコライズ回路とは別に設けても かまわない。しかし、VBL発生回路の駆動能力はさほ ど大きくないので、バーンイン試験時にパッドから強制 的に駆動しても、問題はない。したがって、これらは、 共用したほうがメモリマットを小さくすることができ

【0059】一方、ウェハテスト時に行なわれるバーン イン試験においては、パッドPDA、PDBにそれぞれ 試験用プローブが接続され、そのプローブを介してパッ 回路 2 2 において、E x t . / Y A S および E x t . / S O ドに高電圧が印加される。そして、バーンイン試験時に

30

9

。おいては、イコライズ信号BLEQはH(ハイ)レベルに設定され、NチャネルMOSトランジスタT1~T6はすべて導通状態にされ、ビット線B, ZBおよびダミービット線DMB, DMZBには高電圧が与えられる。

【0060】つまり、本発明では、NチャネルMOSトランジスタT2、T3の接続ノードに電位を与えるためのパッドPDAと、NチャネルMOSトランジスタT5、T6の接続ノードに電位を与えるためのパッドPDBとを別々に設けている。

【0061】したがって、ノーマルビット線B, ZBに 10は、ウェハテスト時には、パッドPDAから電位が与えられる。

【0062】一方、ダミービット線DMB, DMZBには、パッドPDBからノーマルビット線とは異なる電位を印加することができる。

【0063】以上の構成によれば、ウェハテスト時に、 ダミービット線とノーマルビット線に別々の電位を印加 できる。ダミービット線には、センスアンプ等の回路が 接続されておらず、ノーマルビット線よりもさらに高い 電位を与えることができる。したがって、より高電界の 20 ストレスを印加することができ、不良箇所をいっそう顕 在化させることができる。そして、ダミービット線領域 の不良を効率よく検出することができる。

【0064】さらに、ノーマルビット線とダミービット線とを異なる電位に設定できるので、ノーマルビット線とダミービット線との間に生じる短絡故障をバーンイン試験により顕在化させることも可能となる。

【0065】今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求 30 の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

# [0066]

【発明の効果】請求項1~3に記載の半導体記憶装置は、ウェハテスト時に、ダミービット線とノーマルビット線に別々の電位を印加できる。ダミービット線には、センスアンプ等の回路が接続されておらず、ノーマルビット線よりもさらに高い電位を与えることができる。したがって、より高電界のストレスを印加することができ、不良箇所をいっそう顕在化させることができる。また、ノーマルビット線とダミービット線とダミービット線とダミービット線とグミービット線とグミービット線とグミービット線とグミービット線とグミービット線とグミービット線

との間に生じる短絡故障をバーンイン試験により顕在化 させることも可能となる。

10

【0067】請求項4に記載の半導体記憶装置は、請求項2に記載の半導体記憶装置の奏する効果に加えて、バーンイン試験時に動作するイコライズ回路と、通常動作時にビット線を中間電位VBLに設定するイコライズ回路とを共用するので、メモリマットを小さくすることができる。

#### 【図面の簡単な説明】

10 【図1】 本発明の実施の形態である半導体記憶装置1 の概略的な構成を示すブロック図である。

【図2】 図1におけるメモリマット31の構成を示す 回路図である。

【図3】 図2におけるメモリセルMCの構成を概略的に示す回路図である。

【図4】 図2におけるイコライズ回路EQ<n>およびセンスアンプSA<n>の構成を示す回路図である。


【図5】 本発明のイコライズ回路EQ<n>およびE QDに電圧を与える構成を示す回路図である。


20 【図6】 従来の半導体装置において、バーンイン試験時に高電圧をビット線に印加する説明をするための図である。


#### 【符号の説明】


1 半導体記憶装置、2 制御信号入力端子、8 アド レス入力端子群、10電源端子、12 接地端子、13 入出力端子群、18 ゲート回路、20データ入力バ ッファ、22 クロック発生回路、24 列アドレスバ ッファ、26 行デコーダ、28 列デコーダ、30 入出力制御回路、31 メモリマット、32 メモリセ ルアレイ、34 データ出力バッファ、36 VBL発 生回路、B, 2B ビット線、C1 コンタクトホー ル、CP セルプレートノード、CSL コラム選択 線、DMB, DMZB ダミービット線、DMC ダミ ーメモリセル、EQ, EQD イコライズ回路、G<0 >~G<3> ゲート回路、LIOP ローカルIO線 対、MC メモリセル、MQ メモリキャパシタ、MT アクセストランジスタ、NQ1, NQ2, NQ3 N チャネルMOSトランジスタ、PD, PDA, PDB パッド、PQ1, PQ2, PQ3 PチャネルMOSト 40 ランジスタ、SA<0>~SA<3> センスアンプ、 SN ストレージノード、T1~T6 トランジスタ、 WL ワード線。

【図3】









PDA
BLEQ
EQ(n)

T2
T1

ZB
T3

DMB

T5

DMZB
T6

EQD

